پایان نامه طراحی و شبیه سازی پردازنده سیستولیکی برای جداسازی و شناسایی رشته پالسهای متداخل

پایان نامه طراحی و شبیه سازی پردازنده سیستولیکی برای جداسازی و شناسایی رشته پالسهای متداخل پایان نامه طراحی و شبیه سازی پردازنده سیستولیکی برای جداسازی و شناسایی رشته پالسهای متداخل

دسته : برق ،الکترونیک و مخابرات

فرمت فایل : pdf

حجم فایل : 1631 KB

تعداد صفحات : 204

بازدیدها : 253

برچسبها : دانلود پایان نامه پژوهش پروژه

مبلغ : 9000 تومان

خرید این فایل

پایان نامه طراحی و شبیه سازی پردازنده سیستولیکی برای جداسازی و شناسایی رشته پالسهای متداخل

پایان نامه طراحی و شبیه سازی پردازنده سیستولیکی برای جداسازی و شناسایی رشته پالسهای متداخل

 

چکیده 

حل محاسبات مربوط به معادلات اختلاف زمان ورود پالس های متداخل رادار یکی از مهمترین الگوریتم های شناسایی پالس های رادار می باشد که در طراحی این سیستم ها عوامل مهمی از جمله سرعت مد نظر است و در سیستم های پردازش موازی از پردازنده ها و حافظه های مربوط به آن برای هدف خاصی مورد استفاده قرار می گیرد که آرایه سیستولیک (تپنده) یک حالت ویژه ای از پردازش موازی است و برای اهداف خاصی مورد طراحی و پردازش قرار می گیرد. لذا با حل معادلات مربوط به ماتریس اختلاف زمان ورودی پالس های متداخل رادار و انجام عملیات ماتریسی می توان نوع پالس را تشخیص داد که این عملیات شامل تجزیه ماتریس اختلاف زمان ورود به بالا و پایین مثلثی و سپس به دست آوردن ماتریس معکوس اختلاف زمان ورود پالس ها می باشد. و با شناخت عناصر قطر اصلی ماتریس معکوس اختلاف زمان ورود پالس ها می توان نوع پالس را تشخیص داد و با پیاده سازی ماتریس معکوس اختلاف زمان ورود پالس ها با آرایه تپنده دارای کارایی و دقت بیشتری خواهیم بود که در این پروژه مورد طراحی و بررسی قرار می گیرد. که در این پروژه الگوریتم قسمت های مختلف مورد نیاز مسئله طراحی شد. و فلوچارت های مربوطه تهیه گردید و سپس با نرم افزار مطلب شبیه سازی شده است که در پیوست آورده شده است. همچنین با یک مثال از محیط راداری در محیط مطلب، نوع پالس مورد ارزیابی قرار گرفته است. 

مقدمه 

برای شناسایی پالس های متداخل رادار با استفاده از ماتریس معکوس اختلاف زمان ورود پالس ها و اجرا با پردازنده سیستولیک در این پروژه، آرایه تپنده و کلیات مربوط به آن در بخش اول مورد بحث قرار می گیرد که در این بخش دلیل استفاده از سیستم های پردازش موازی، خصوصیات آرایه تپنده و الگوریتم مربوط به آن و چند مثال از طراحی آرایه تپنده مورد بررسی قرار می گیرد. که در این بخش بیشتر به مفاهیم و کلیات آرایه تپنده پرداخته شده است. در بخش دوم پردازش موازی که شامل دو قسمت مهم در نوع ارتباط پردازنده ها و حافظه ها است به طور کامل بحث می شود که این بخش دارای پنج فصل است که شامل مقدمه ای بر معماری پردازش موازی، خطوط ارتباطی شبکه های چند پردازنده، آنالیز کارآیی معماری چند پردازنده، معماری به اشتراک گذاشتن حافظه و معماری ارسال پیام می باشد. و در این بخش اساس سیستم های پردازش موازی مورد بحث و تجزیه و تحلیل قرار می گیرد. چون که آرایه تپنده یک حالت خاص از سیستم پردازش موازی می باشد. بخش سوم شامل دو فصل می باشد، که در فصل اول مربوط به آن کلیات مربوط به طراحی پردازنده تپنده بر دو روش طراحی براساس پارامتر و وابستگی نگاشت الگوریتم ها بر روی آرایه تپنده شرح داده می شود. و در فصل دوم آن که قسمت مهم طراحی پروژه می باشد الگوریتم شناسایی پالس های متداخل بیان می گردند و سپس فلوچارت ها با توجه به الگوریتم برنامه رسم می گردند. و با توجه به الگوریتم ها، گراف وابستگی طراحی می گردند و در نتیجه پردازنده آرایه برای شناسایی پالس های متداخل شبیه سازی می شود. 

بخش اول: کلیات 

فصل اول: مقدمه ای بر آرایه تپنده 

ظهور و پیدایش نیازهای محاسباتی عملیاتی و کاربردی سریع کنترلی موجب گردید تعداد زیادی از پروژه طراحی و ساخت سیستم های پردازش موازی از سال 1980 آغاز گردد. تحول پیدا شده در سال های اخیر موجب گردید تا امکان بهینه از سیستم های پردازش موازی از چند پردازشگر به چند صد پردازشگر برسد. و زبان های برنامه نویسی موازی همراه با سیستم عامل بهتر و کاراتر به وجود آید توسعه و گسترش شبکه های ارتباط و اتصال واحدهای عملیاتی قدم مهم دیگری بود که در این راه برداشته شد. و محدودیت های اتصال واحدهای عملیاتی و I/O را از میان برداشت عامل مهم این توسعه و تکامل را می توان در توسعه و تکامل تکنولوژی مدار مجتمع در مقیاس خیلی بزرگ جستجو کرد. سیستم های طراحی شده پردازش موازی در اواخر نسل سوم و اوایل نسل چهارم اکثرا از واحدهای پردازشگر بزرگ و عظیم در تعداد چندتایی استفاده می کردند و بر این اساس فوق العاده گران و اختصاصی بودند. توسعه تکنولوژی نیمه هادی و پیدایش روش های پیشرفته بسته بندی ترانزیستورها، گیت ها و کاهش اندازه واحدهای بنیادی بر روی ویفرها طراحان مدارات و سیستم های الکترونیکی را قادر به مدارات بسیار ریز کرده است.

 

خرید و دانلود آنی فایل

به اشتراک بگذارید

Alternate Text

آیا سوال یا مشکلی دارید؟

از طریق این فرم با ما در تماس باشید